竞标描述

竞标秘诀:竞标之后即可获得雇主联系方式,主动联系雇主更容易中标!

交付描述
1个阶段 , 共3个阶段
最多可添加 3 个图片/文件,每个大小不超过 5MB
    维权
       最多可添加 3 个图片/文件,每个大小不超过 2MB
    对雇主进行评价
    • 付款积极性  
    • 合作愉悦度  
    对服务商进行评价
    • 工作速度  
    • 工作质量  
    • 工作态度  
    竞标描述
       最多可添加 5 个图片/文件

    企业用户请完善企业信息,
    个人用户请完善个人信息

    电子方案开发供应链平台
    一键发布任务
    获取验证码
    返回

    发布成功


    当前位置 : 首页 > 方案超市 > 方案详情
    人气:6251
     收藏
    参考设计
    总额: 价格面议

    温馨提示:如需了解更多信息,请通过在线咨询联系!

    1功能概述

    1.1什么是EtherCAT

    实现实时控制的基于Ethernet的开放式网络。具有同时实现超高速和同步控制的动作原理核结构,采用考虑了接线效率的总线拓扑,解决了过多使用集线器,开关的复杂接线形态这一Ethernet课题。最适合用作FA现场的包括运动控制在内的设备控制用网络。

    EtherCAT® 是注册商标和专利技术,由德国倍福自动化有限公司授权。

    1.2EtherCAT的作用

    EtherCAT技术突破了其他以太网解决方案的系统限制:通过该项技术,无需接收以太网数据包,将其解码,之后再将过程数据复制到各个设备。EtherCAT从站设备在报文经过其节点时读取相应的编址数据,同样,输入数据也是在报文经过时插入至报文中。整个过程中,报文只有几纳秒的时间延迟。

    EtherCAT使用了标准的以太网技术,支持几乎所有的拓扑类型,包括线型、树型、星型等,其在物理层可使用100BASE—TX双绞线、100BASE—FX光纤或者LVDS(Low Volt—ageDifferentialSignaling,即低压差分信号传输),还可以通过交换机或介质转换器实现不同以太网布线的结合。

    借助于从站中的EtherCAT专用芯片和主站中读取网卡数据的DMA技术,整个协议处理过程都在硬件中进行。EtherCAT系统可以在30µs内刷新1000个I/O点,它可以在300µs内交换一帧多达1486个字节的协议数据,这几乎相当于12000个数字量输入或输出。控制100个输入输出数据均为8字节的伺服轴只需要100µs。在此期间,系统更新带有命令值和控制数据的所有轴的实际位置及状态,分布时钟技术使周到同步偏差小于1µs。

    1.3适用对象

    (1) 不想自己研发总线,但是迫切需要总线控制器的企业

    (2) 具备脉冲运控卡研发能能力,需要升级到总线控制器的企业

    (3) 不想依靠PC,只需要MCU就可以控制总线伺服和IO的企业

    1.4性能指标

    下面中列出了整套运控方案的性能指标

    最多支持轴数32

    最多支持IO数512进512出

    支持的算法直线插补、圆弧插补、螺纹插补、空间圆弧、速度前瞻

    支持的运动类型POINT、GEAR、JOG、PT、FOLLOW

    支持的通信协议EtherCAT

    EtherCAT网络信息(ENI)配置解析支持

    CANopen over EtherCAT(COE)协议支持SDO上传和下载

    运行模式DC(周期性同步模式)

    从站故障定位支持

    远程升级支持

    指令周期125us、250us、500us、1000us

    同步抖动偏差伺服侧测试±75ns

    通信接口PCIE GEN1 X1

    紧急停止输入1个(带隔离)


    2系统架构

    由于市场需求多样,本公司根据运控算法实现的位置,分成以下几种实现方案。


    2.1EtherCat芯片

    EtherCat芯片,由FPGA芯片实现,该芯片的型号是XXXXX,目前公司仅支持该款型号,其他型号暂不支持。FPGA实现的EtherCAT协议栈,负责处理所有EtherCat协议相关的数据。并保证极高的时间同步精准性。同步抖动控制在±75ns以内。可以同时接入多达32轴伺服和1024点的IO设备。可以支持不同品牌伺服和不同品牌


    2.2运控算法芯片

    动控算法芯片,由DSP芯片实现,该芯片的型号是XXXX。目前仅支持该款型号,其他型号暂不支持。DSP实现各种运动控制的算法,我们的运控算法经过多年的摸索验证和优化,配合我们的FPGA协议栈能最大程度的保证执行机构的精准性和实时性。

    运控算法在DSP中实现,PC实现规划。我们提供API函数库(C++/C#)。支持任意两轴直线、圆弧插补、支持任意3轴4轴直线插补,空间螺旋线插补。可同时建立两个插补坐标系,具有前瞻预处理算法,反向间隙补偿,螺距误差补偿。具体算法API函数库请看附录一。



    2.3程序存储芯片

    FLASH,保存了EtherCat芯片的程序


    2.4网络芯片

    PHY,实现以太网PHY层的功能


    2.5PC+ECAT(FPGA)+DSP完整方案(方案一)



    2.5.1DEMO板展示

     


    2.5.2架构和功能

     

    这是一套完整的运控方案。该方案硬件由PC和运控卡组成,其中运控卡又包括了EtherCat芯片、运控算法芯片、FLASH和网络芯片组成。

    PC负责运行上位机程序。该程序由客户定制,本公司提供丰富的API函数库,并且该函数库与主流运用程序一致,有经验的工程师可以迅速、无缝地使用本公司的API函数库。提供的开发库支持C++,C#,QT。API函数库的说明见附录一。

    上位机通过PCIE接口,与运控卡的EtherCat芯片通信。

    EtherCat芯片,由FPGA芯片实现,该芯片的型号是XXXXX,目前公司仅支持该款型号,其他型号暂不支持。FPGA实现的EtherCAT协议栈,负责处理所有EtherCat协议相关的数据。并保证极高的时间同步精准性。同步抖动控制在±75ns以内。可以同时接入多达32轴伺服和1024点的IO设备。可以支持不同品牌伺服和不同品牌



    2.5.3适合客户

    不想自己开发总线运控卡的客户。客户可以直接购买一整套方案包括软件和硬件,硬件稍作修改加上自己的logo就可以变为自己的产品。精力只花在熟悉的工艺优化和流程优化上面,配合API库快速的把工艺流程移植到总线控制器上,加快产品上市。


    2.5.4配置资料

    1.参考原理图(PDF格式,无版权不提供工程文件)

    2.参考PCB工程文件(AD16)

    3.BOM文件

    4.SPARTAN6 设计资料包

    5.签名的PCIE驱动(windows XP SP3,windows7 32位/64位,windows10 64位)

    6.(6)API函数库(C++、C#、QT)

    2.5.5费用

    FPGA固件:1-10片399  11-20片299  21片以上:100

    DSP固件:1-10片399  11-20片299  21片以上:100

    注:FPGA和DSP固件必须先制板才能生成对应加密固件。

    2.6PC+ECAT(FPGA)方案(方案二)

     

    2.6.1架构和功能

    FPGA实现的EtherCAT协议栈,所有和协议相关的数据均在这里进行分析处理。并保证极高的时间同步精准性。同步抖动控制在±75ns以内。可以同时接入多达32轴伺服和1024点的IO设备。可以支持不同品牌伺服和不同品牌。

    我们根据客户需求编写对应的API通信函数和重新对FPGA通信接口做调整。客户自己在PC上编写运动控制算法,然后调用API通信实现PC和FPGA之间的交互。提供的开发库支持C++,C#,QT。API通信函数库。


    2.6.2适合客户

    我们提供的DSP算法库满足不了客户的设计需求,或者客户有自己成熟的算法,但是需要一个总线通信转接板来实现PC到总线的数据交互。


    2.6.3配置资料

    1.参考原理图(PDF格式,无版权不提供工程文件)

    2.参考PCB工程文件(AD16)

    3.BOM文件

    4.SPARTAN6 设计资料包

    5.签名的PCIE驱动(windows XP SP3,windows7 32位/64位,windows10 64位)

    6.(6)符合客户需求的API通信接口函数(C++、C#、QT)


    2.7MCU+EtherCat+FLASH方案(方案三)

     

    2.7.1架构和功能

    FPGA实现的EtherCAT协议栈,所有和协议相关的数据均在这里进行分析处理。并保证极高的时间同步精准性。同步抖动控制在±75ns以内。可以同时接入多达32轴伺服和1024点的IO设备(实际接入数和MCU处理的性能相关)。可以接入一种型号的伺服,伺服运行模式仅为CSP,以及在附录2中选择一款IO接入。FPGA可以适配MCU的接口为FSMC/GPCM/EMIF。数据线16bit,地址线不少于16bit,中断接口2个。

    MCU是客户自己的处理器,客户自己基于MCU实现各种运控算法,通过并行总线接口与FPGA进行交互。


    2.7.2适合客户

    小型的控制场合,为了节约成本不需要使用单片机或者其他嵌入式处理器来代替PC做运动控制。或者为了缩小设备尺寸。


    2.7.3配套资料

    1.参考原理图(PDF格式,无版权不提供工程文件)

    2.参考PCB工程文件(AD16)

    3.BOM文件

    4.FPGA寄存器说明文档(需要商讨确定)


    3并口接口说明

    MCU+EtherCat+FLASH方案采用并口通信,FPGA支持的并口通信接口类型为一下三种:


    (1)ARM的GPMC并口

    (2)DSP的EMIF并口

    (3)STM32的FSMC并口。


    运控算法

    运控算法在DSP中实现,PC实现规划。我们提供API函数库(C++/C#)。支持任意两轴直线、圆弧插补、支持任意3轴4轴直线插补,空间螺旋线插补。可同时建立两个插补坐标系,具有前瞻预处理算法,反向间隙补偿,螺距误差补偿。


    同步性能

    FPGA端抖动测试

    测试FPGA周期性发送报文的时间进度,这里通过FPGA的报文接入倍福ET2000监听器,通过监听器可以获取精度为1ns的报文时间戳。


    • 性能参数

    行业分类 : 工业电子

    开发平台 : Intel 英特尔

    交付形式 : 软件,IOT系统

    性能参数 : 测试同步周期为125us,带的伺服轴为8个。通过ET2000可以清楚的看到FPGA在125us下的时钟抖动为±40ns。

    应用场景 : (1) 不想自己研发总线,但是迫切需要总线控制器的企业 (2) 具备脉冲运控卡研发能能力,需要升级到总线控制器的企业 (3) 不想依靠PC,只需要MCU就可以控制总线伺服和IO的企业

    • 方案文档
    方案发布商

    广州健飞集成电路

    • 企业店铺
    查看主页
    雇主留言
    相关方案
    最新活动
    意见反馈
    取消