发布成功
MIPI CSI-2接口转DVP接口纯Verilog/VHDL IP核设计需求:
1、输入MIPI数据lane 1or2 可选;
2、解析MIPI串行数据,包含物理层及协议层的解析;
3、图像格式转换;
4、DVP接口输出(图像时钟、场同步、行同步、数据有效信号、图像数据信号8bit),要求图象数据为灰度值输出。
注:预算3万左右,具体详谈。
1、我爱方案网是会员制服务,服务商竞标后即可联系雇主;
2、项目预算与报价不代表最终成交价格,成交价以双方协商为准;
3、平台对交易双方都不收佣金,若有相关暗示,警惕其险恶用心;
4、若双方绕开平台线下交易,平台依用户递交证据处罚责任方,但无法追回线下支付的款项。
该服务商是一星服务商,被选中1次以上,供您参考。
该服务商因胡乱竞标上过黑榜,请谨慎选择。
竞标数:9
选中数:0
竞标时间:2019.05.28