发布成功
已关闭
项目程序功能介绍
1. 功能描述
本文档所说的软件指的基于FPGA 开发的Verilog程序。也是后期交付的源码结构
该程序实现:
1) 配置CMV4000寄存器,正确初始化CMV4000。
2) 解析sensor 输出的lvds 串行数据,把像素RAW数据合并打包转成SFP+ 所需要的格式数据。
3) 正确配置XCVR IP 实现10G 高速数据传输。
2. 性能
该程序通过配置CMV4000寄存器,实现CMV4000 输出图像按照满帧率180fps(10bit)/37fps(12bit)的速度输出一副图像,在FPGA 内部做行级别的延迟,直接通过SFP+ 接口输出给主板,从图像输出到主板完全接收到一帧图像,延迟尽可能控制在5.55ms以内,实际可能各种原因,有少许差别,以实际测试为准。
程序开放了部分读写寄存器,可供主板写入控制信息和读取子板状态。
sensor的寄存器配置接口需要开发完成。
需要交付系统时序图,以及核心模块的接口时序图。
3. 故障以及信息提示
子板图像分辨率,行读出时间 帧读出时间,已上传帧数等统计信息供主板读取。
配置sensor完成标志,各个模块工作工状态指示。
SPI 接口是否连接正常指示信息。
sensor没有输出数据的timeout 中断。
包括以上且并仅限于以上的信息错误提示。
1. 功能描述
本文档所说的软件指的基于FPGA 开发的Verilog程序。也是后期交付的源码结构
该程序实现:
1 实现B板上4通道数据通过AVALON总线传输到DDR,
2 例化PCIe inst,和上位机实现基本数据通信。
3 实现DMA 操作,把DDR数据读出送给PCIe,
4 实现PCIe 控制A卡以及B卡寄存的读和写。
2. 性能
4路sfp并行采样需要实现(共享DDR)。
需要交付系统时序图,以及核心模块的接口时序图
1、我爱方案网是会员制服务,服务商通过竞标后即可联系雇主;
2、项目预算与报价不代表最终成交价格,成交价以双方协商为准;
3、平台提供设计项目对接服务,希望促成高效合作,对交易双方不收取佣金,谢谢留意!