24点高速IO口 光纤远程传送 开发需求方案
一. 主机端 ARM=>FPAG=>24路并串转换芯片DS99R103=> 光模块=>光纤
1. 使用ARM9 + 4GB DDR3 + 8GB FLASH 主频1G 100M/1000M网络接口 USB口
2. ARM 能接收上位机（PC）通过网络传送来的数据，并存放到 DDR3中，传输速度应>50M字节/秒
3. FPGA使用ALTERA 的 MAX系列，如MAXII 的EMP2210F256C3 或更高配置
4. ARM装入LINUX系统，支持使用C语言写开发应用和测试软件
5. ARM和 FPGA 使用并行总线连接
6. ARM需要达到 每秒 从 DDR3 读 10M 个 int数据（32bit，地址不一定连续）并写向FPAG。
7. FPGA 主频 100M
8. FPAG 将ARM送来的数据 经过一定处理后(处理过程无需实现，测试时只要将ARM 送来的32BIT数据的低24位锁存，并送出) 送到一个24位并口，传送给DS99R103芯片。
9. DS99R103芯片将24数据串行化并通过1G以上速率 光模块 发送到光纤。
10. ARM能从FPGA读数据，地址空间为64个32bit。
11. RAM 应该有12个以上人GIO 管脚和FPGA连接，其中输出和输入各6个或以上，输入可以设置为ARM的中断信号（或者另外有4个以上的ARM中断信号和FPGA连接）
12. FPGA 还有以下接口(接口电路原理图我们会提供)
A. 脉冲输入接口（9针D型插座）共4组
PIN 1 A+
PIN 2 A- A+,A- 是速率10M的差分输入信号(需要光电隔离)
PIN 3 B+
PIN 4 B- B+,B- 是速率10M的差分输入信号(需要光电隔离)
PIN 5 Z+
PIN 6 Z- Z+,Z- 是速率10M的差分输入信号(需要光电隔离)
PIN 7 空
PIN 8 电源 地
PIN 9 5V 电源输出
B. 脉冲输出接口（9针D型插座）共4组
PIN 1 A+
PIN 2 A- A+,A- 是速率10M的差分输出信号(需要光电隔离)
PIN 3 B+
PIN 4 B- B+,B- 是速率10M的差分输出信号(需要光电隔离)
PIN 5 IN1 速率1M的光电隔离输入信号
PIN 6 IN2 速率1M的光电隔离输入信号
PIN 7 OUT1 速率1M的光电隔离输出信号
PIN 8 信号/电源 地
PIN 9 5V 电源输出
C. 并行输出接口 16 个
D. 并行输入接口 16 个
13. 其中ARM FPGA 等关键元器件必须使用工业标准IC.
二. 远程从端
1. 光纤进入光模块
2. 光模块输出串行信号通过DS99R104芯片转换成24BIT并行输出口
3. 并行输出口有一些比较简单的输出转换电路（我们会提供原理图）
三. 开发过程
1. 第1阶段，原理图设计
验收标准：提供使用IC的的详细PDF资料，提供设计合理的原理图
甲方只负责查看方案原理的合理性和甲方提供的输入、输出接口原理图的准确性。其他原理图的准确性有设计方负责。
付款比例 10%
2. 第2阶段，PCB版图设计
验收标准：提供设计好的PCB版图(含2块板，主机端PCB板 和 远程从端PCB板)
甲方只负责查看设计十分理性。版图的准确性有设计方负责。
付款比例 20%
3. 第3阶段, 样板制作(2套)和功能测试
验收标准：
A. 提供制作好的2套电路版,所有元器件由设计方提供。
B. 提供测试软件，经测试稳定达到上述性能指标。
C. 提供LINUX的安装包（最好有源码），驱动程序的安装包和源码，测试软件源码
D. 提供ARM LINUX和C语言的开发平台和装载调试工具。
E. 提供PC端和ARM 的网络通信测试软件和源代码（用VC++编写）
付款比例 40%
4. 第4阶段，制作提供10套板（所有元器件由设计方提供）
验收标准：
A.提供制作好的10套板
B.装载上列测试软件，测试并达到设计要求的功能和性能。
付款比例 30%
本项目中包含更多内容
您需要 登录 才可以查看内容和下载附件，
没有账号？立即注册
